PAT-NO:

JP362195138A

DOCUMENT-IDENTIFIER:

JP 62195138 A

TITLE:

LAMINATED SEMICONDUCTOR DEVICE

PUBN-DATE:

August 27, 1987

INVENTOR-INFORMATION:

NAME

SUGANO, OSAMU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

CITIZEN WATCH CO LTD

N/A

APPL-NO:

JP61037055

APPL-DATE:

February 21, 1986

INT-CL (IPC): H01L021/60

### **ABSTRACT:**

PURPOSE: To obtain a multifunctional and small-sized laminated semiconductor

device by a method wherein plural pieces of similar and dissimilar semiconductor substrates are connected to one another with tape carriers and

the tape carriers are directly connected to other substrate or package.

CONSTITUTION: Electrode terminals 5 are formed on the wirings of first tape

carriers
bumps 2
11 to which a semiconductor substrate 1 is connected through

formed on the semiconductor substrate 1 or inner <a>leads</a> 3 of the first tape

<u>carriers</u> 11. Outer <u>leads</u> 10 of second <u>tape carriers</u> 12 to which other

semiconductor substrate 6 is connected like the above are connected to the

electrode terminals 5 of the first  $\underline{\text{tape carriers}}$  11. A resin and so on are

buried in between the first  $\underline{\mathtt{tape}\ \mathtt{carriers}}\ 11$  and the second  $\underline{\mathtt{tape}}$   $\mathtt{carriers}\ 12$ 

and on the semiconductor substrate 1nd the other semiconductor substrate 6.

COPYRIGHT: (C) 1987, JPO&Japio

①特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭62 - 195138

@Int Cl.4

識別記号

庁内整理番号

43公開 昭和62年(1987)8月27日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全3頁)

**匈発明の名称** 積層半導体装置

②特 願 昭61-37055

29出 願 昭61(1986)2月21日

仰発 明 者 菅 野

修 所沢市大字下富字武野840 シチズン時計株式会社技術研

究所内

⑪出 願 人 シチズン時計株式会社 東ア

東京都新宿区西新宿2丁目1番1号

明 細 4

1. 発明の名称

積層半導体装置

2. 特許請求の範囲

複数個の半導体基板をテープキャリアにて積層 したことを特徴とする積層半導体装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、積層された半導体装置に関するものである。

〔従来の技術〕

半導体装置の多様化、微細化に伴い、半導体装置の3次元化が必要となっている。そのため、第1の方法として1つの半導体装置上に薄膜技術や結晶成長技術等を用いての3次元化が行われている。又第2の方法としてフェイストゥフェイスで2個の半導体基板を直接ポンディングすることが試みられている。

〔 発明が解決しようとする問題点〕

ところが、従来の第1の方法だと工程が複雑で

長くなり、歩留りも落ちる。更に機能の異った案子を内在させるなど回路的な困難さも加わる等の問題があった。また第 2 の方法では、異種の半導体等を接続する場合に熱膨張率の違い等から困難さが生じるし、更に 2 層までしかできない等の問題があった。

本発明の目的は、かかる問題点を解決し、多機能で小型な積層半導体装置を提供するものである。 [問題点を解決するための手段]

本発明は、この問題を解決するためテープキャリアを用いて複数個の同種又は異種半導体基板を接続し、そのテープキャリアを直接、他の基板あるいはパッケージへ接続することで積層半導体基板や積層半導体装置等を実現させることを特徴とする。

テープキャリアは、半導体基板を実装するものであり、ポリイミド等の基板(かならずしも必要ではない)、Cu、Sn、Au等の配線、及び半導体基板側のインナーリード、それと反対側の他の半導体基板又はパッケーシポンディングされる

(1)

アウターリードとからなる。

本発明は、第2のインナーリードに半導体基板が実装されたテープキャリアのアウターリードと第1のインナーリードに半導体基板が実装されたテープキャリアに形成された電極端子とをポンディングし、積層半導体装置を実現するところにある。テープキャリアは、フレキシブル性があり、異種の基板の積層も可能となる。また、2層以上の積層も可能となる。

#### 〔寒施例〕

以下本発明の実施例を図面に基づいて詳述する。 第1図は、本発明の第1実施例を示す積層半導体 装置の要部断面図である。第1図に於て、1は半 導体基板、2はバンブ、3は第1のテープキャリ ア11のインナーリード、4は基体、5は電極端 子である。また、6は他の半導体基板、7はバン ブ、8は第2のテープキャリア12のインナーリ ード、9は基体、10はアウターリードである。

半導体基板 1 が該半導体基板 1 上もしくは第 1 のテープキャリア 1 1 のインナーリード 3 上に形

(3)

は説明を省略する。第3図は第1図の第1のテープキャリア11に複数個の半導体基板が接続されている場合を示す。第3図中21はさらに他の半導体基板、22はパンプ、23はインナーリードを示す。第1のテープキャリア12の間及び半導体基板1、6、21上には、樹脂等を埋め込むことができる。

以上詳述した如く、本発明によれば従来の方法 では問題のあった積層半導体装置を可能とし、これによって多機能で小型の積層半導体装置が実現 する。

#### 4. 図面の簡単な説明

[発明の効果]

第1図~第3図は、本発明の積層半導体装置の 要部断面図である。

- 1、6、21……半導体基板、
- 2、7、22……パンプ、
  - 3、8、23……インナーリード、
- 4、9……基体、
  - 5 … … 電極端子、

成されたバンプ2によって接続された第1のテー プキャリア11の配線上には電極端子5が形成さ れている。基体4は、通常ポリイミド等で形成さ れているが、無くてもよい。他の半導体基板6が 同様に接続された第2のテープキャリア12のア ウターリード10は、前述第1のテープキャリア 11の電極端子5に接続されている。第1のテー プキャリア11と第2のテープキャリア12の間 及び半導体基板1と他の半導体基板6の上には、 樹脂等を埋め込むことができる。(図示せず)第 2 図は、本発明の他の実施例を示す積層半導体装 置の要部断面図である。なお、第1図と同一番号、 同一名称については説明を省略する。第2図の他 の半導体基板もは下を向いた構成となっている。 この場合も第1のテープキャリア11と第2のテ ープキャリア12の間及び半導体基板1と他の半。 導体基板もの間には、樹脂等を埋め込むことがで きる。(図示せず)第3図は、本発明のさらに他 の実施例を示す積層半導体装置の要部断面図であ る。なお、第1図と同一番号、同一名称について

(4)

10……アウターリード、

11……第1のテープキャリア、


12……第2のテープキャリア。

特許出願人 シチズン時計株式会社




(5)

### 第1図



## 第2図



# 第3図

